/
verilog_simverilog_sim
Описание
учебный симулятор верилога для того, чтобы понять как устроен симулятор
Языки
- C92,2%
- Yacc4,3%
- Lex2,6%
- Verilog0,9%
sergebn
17 мар 2026, 17:47
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
7 месяцев назад
README.md