verilog_sim

0

Описание

учебный симулятор верилога для того, чтобы понять как устроен симулятор

Языки

  • C92,2%
  • Yacc4,3%
  • Lex2,6%
  • Verilog0,9%

3 месяца назад
3 месяца назад
3 месяца назад
3 месяца назад
README.md