feat: implement full Verilog arithmetic (MUL, DIV, MOD) and unary operations

Implemented bitwise shifts (SHL, SHR), comparison (EQ, NE) and nested IF-ELSE-IF structures («Реализованы сдвиги, сравнения и поддержка вложенных конструкций if-else if»)

Full support for negedge triggers and asynchronous reset logic with unary NOT («Полная поддержка триггеров negedge и логики асинхронного сброса с унарным НЕ»)

Implemented Multiplexer (OP_MUX) and validated synchronous reset/increment logic («Реализован мультиплексор (OP_MUX) и подтверждена логика синхронного сброса/инкремента»)

Added dynamic VCD header with auto-date and internal signals filtering («Динамический заголовок VCD с авто-датой и фильтрацией служебных сигналов ($)»)

сделали dump.vcd

Finalized non-blocking assignment logic with two-phase commit and temp-net optimization («Финальная реализация неблокирующих присваиваний с двухфазным коммитом и оптимизацией временных сигналов»)

Separated combinational and procedural logic using context-aware analysis (на русском: Разделены комбинаторная и процедурная логика через контекстный анализ AST)

Implemented posedge detection and non-blocking assignments handling Или на русском, если ведешь лог на нем: Реализована детекция фронта (posedge) и механизм неблокирующих присваиваний Что именно мы фиксируем этим коммитом:

временно заменил sim_step на вариант с принтами для прверки то, что происходит

привел sim_prepare_runtime к какому-то законченному виду

в main добавил обновлённый цикл симуляции

и снова sim_step Максимально быстрый sim_step. Теперь основной цикл освобожден от лишних проверок. Процессор будет просто перебирать индексы и вызывать вычисления.

v3.2: Добавлена рекурсивная компиляция выражений и поддержка временных сигналов (). Реализован обход дерева выражений в RHS, генерация цепочек Eval-ячеек и автоматическое выделение памяти под промежуточные результаты.

sim_set_net_value_by_index

заработал первый счетчик

заработал порт-биндинг

первая симуляция

Hierarchy Awareness:, Parameter Elaboration, Physical Binding

добавил передачу параметра во встроенный модуль

реализовал Look-ahead анализ параметров (Phase 0) комбинационные петли в регистрах (is_sequential) внедрил сложную семантику слайсов и конкатенаций

parser проехал. начинаюю править semantic

перед тем как обновить primary в parser

реализовал иерархическую параметризацию

работает hierarhy но инстанса нет

исправил ошибки в парсере

изменил порядок в module_item:

внес измение в parser.y module_instantiation:

сделал инстанс

внес правки module_instantiation

исправил scope

продолжаю вводить scope