feat: implement full Verilog arithmetic (MUL, DIV, MOD) and unary operations

serge.balakshiy
Коммит: c7db8b6
Файл конфигурации: gitverse-ci.yaml
#60

Задания

Hello GitVerse

Успешно: 7 с

Ожидание:5 с

Облачный:gv02-runner04

Версия:5.1.0

Показывать время

Для полного доступа зарегистрируйтесь или авторизуйтесь на GitVerse

Войти