учебный верилог
master
sergebn
Initial commit
feat: fix VCD bus formatting and enable functional always-block simulation
добавил new_entry->old_value = 0;в sym_insert
Обновил README