/
serge.balakshiy
/
test_sv_simple
ОбзорДокументацияВойти
/
serge.balakshiy
/
test_sv_simple
Код
Запросы
0
Пакеты
0
Релизы
0
CI/CD
Аналитика
Безопасность

test_sv_simple

Форк
0

Описание

Простой пример systemverilog из головы.

50 KiB
README
В избранном0
Форки0

Языки

  • SystemVerilog57,7%
  • Makefile42,3%
Сообщить о нарушении
Ветки:
1
Коммиты:
20
Теги:
0

sergebn

Исправил Makefile для запуска sim
08 апр 2024, 17:56
08 апр 2024, 17:56a220d3d
doc

Добавил рисунок эпюры

2 года назад
tests

Исправил Makefile для запуска sim

2 года назад
.gitignore

Добавил описание и инструкции в README

2 года назад
Makefile

Исправил Makefile для запуска sim

2 года назад
README.md

Исправил Makefile для запуска sim

2 года назад
README.md
ДокументацияПоддержка
Политика конфиденциальностиПользовательское соглашениеПолитика использования «cookies»Согласие субъекта персональных данных
2026 ©