test_sv_simple

0

Описание

Простой пример systemverilog из головы.

Языки

  • SystemVerilog57,7%
  • Makefile42,3%
Сообщить о нарушении
README.md

Для полного доступа зарегистрируйтесь или авторизуйтесь на GitVerse

Войти