verilog-transceiver

Форк
0

2 месяца назад
2 месяца назад
2 месяца назад
2 месяца назад
10 месяцев назад
2 месяца назад
год назад
2 месяца назад
README.md

My Image

Usage

Dependencies

hdlmake, make, cocotb, pytest, vivado, modelsim, python, chocolatey, winget

Installation

Download python and git:

Clone repository:

git clone --recurse-submodules https://github.com/RDSik/verilog-transceiver.git
cd verilog-transceiver

Download packages:

pip install six
pip install hdlmake
pip install cocotb
pip install pytest

Download make (add to PATH system variable the Make bin folder: C:\Program Files (x86)\GnuWin32\bin):

winget install GnuWin32.make

Build project

Build trasceiver:

cd syn
hdlmake
make

Build only vivado project:

cd syn
hdlmake
make project

Simulation

Modelsim simulation

Using hdlmake:

cd sim/modelsim
hdlmake
make

Using cocotb (with 64 bit Python use 64 bit Modelsim):

py -m venv myenv
.\myenv\Scripts\activate.ps1
cd .\sim\cocotb\modelsim
py -m pytest test.py
deactivate

Icarus simulation using cocotb:

py -m venv myenv
.\myenv\Scripts\activate.ps1
cd .\sim\cocotb\icarus
py -m pytest test.py
gtkwave .\sim_build_transceiver\transceiver_top.vcd
deactivate

Описание

Educational project for the Xilinx ZedBoard Zynq-7000 Development Kit

Языки

Verilog

  • Stata
  • Tcl
  • MATLAB
  • SystemVerilog
  • Python

Использование cookies

Мы используем файлы cookie в соответствии с Политикой конфиденциальности и Политикой использования cookies.

Нажимая кнопку «Принимаю», Вы даете АО «СберТех» согласие на обработку Ваших персональных данных в целях совершенствования нашего веб-сайта и Сервиса GitVerse, а также повышения удобства их использования.

Запретить использование cookies Вы можете самостоятельно в настройках Вашего браузера.